PATENT ABSTRACTS OF JAPAN

(11) Publication number:

09-055682

(43) Date of publication of application: 25.02.1997

(51)Int.Cl

H04B 1/58 H01P 1/15 H03H 11/02 H03K 17/693

(21) Application number: 07-

(71) Applicant: SONY CORP

227038

(22) Date of filing:


10.08.1995 (72)Inventor: KOHAMA KAZUMASA

(54) SWITCH SEMICONDUCTOR INTEGRATED CIRCUIT AND COMMUNICATION TERMINAL EQUIPMENT

(57) Abstract:

PROBLEM TO BE SOLVED: To obtain equipment in which miniaturization and simplicity are attained and a low insertion loss characteristic and a high isolation characteristic are made compatible by providing 6-stages of FETs (semiconductor field effect transistors (TRs)) and four control wires.

SOLUTION: A switch is made up of four series FETs 11-14 each connecting to each of four signal lines connected in a ring and two shunt FETs 15, 16 each connecting to diagonal positions. A complementary bias voltage CTL1 and a reverse bias voltage ICTL1 are applied to gates of a couple of the FETs 11, 13 opposite to each other and gates of the FETs 12, 14. Furthermore, a complementary bias voltage CTL2 and a reverse bias voltage ICTL2 are applied to gates of the two shunt FETs 15, 16.



LEGAL STATUS

[Date of request for examination]

14.12.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-55682

(43)公開日 平成9年(1997)2月25日

(51) Int.Cl. 6	識別記号	庁内整理番号	F I		•		技術表示箇所
H 0 4 B 1/58			H04B	1/58			
H01P 1/15			H01P	1/15			
H03H 11/02		8731 —5 J	H03H	11/02	•	Z	
H03K 17/693	•	9184-5K	H03K	17/693		Α	

審査請求 未請求 請求項の数7 FD (全 8 頁)

(21)出願番号 特願平7-227038

(22)出願日 平成7年(1995)8月10日

(71)出額人 000002185~

ソニー株式会社

東京都區川区北岛川6丁目7番35号

(72) 発明者(小浜 一正)

東京都品川区北岛川6丁目7番35号ソニー

株式会社内

(74)代理人 弁理士 田辺 恵基

(54) 【発明の名称】 スイツチ半導体集積回路及び通信端末装置

(57) 【要約】

【課題】低挿入損失と高アイソレーションを両立するスイッチの回路は大型になる。

【解決手段】高周波信号用のスイツチをリング状に配置される第1~第4の信号経路にシリーズに接続される4つの電界効果トランジスタ段と、2つの信号線路を挟んで向き合う信号線路にシヤントに接続された2つの電界効果トランジスタ段とによつて構成する。このとき4つの信号線路のうち対向する位置にある信号線路に対してには同じ制御電圧を印加し、隣合う信号線路には互いに相補的な制御電圧を印加し、またシヤントの位置にある電界効果トランジスタ段にはそれぞれ相補的な制御電圧を印加する。これにより信号線路に対してシヤントの位置に接続される電界効果トランジスタ段の数及びこれらの制御に必要な制御線の数を従来に比して削減できる。




図2 シャントFETを4個備えた本発明による リング型DPDTスイツチ回路

【特許請求の範囲】

【請求項1】第1の信号端子と第2の信号端子とを連絡する第1の信号経路に対してシリーズに接続された第1の電界効果トランジスタ段と、

上記第2の信号端子と第3の信号端子とを連絡する第2の信号経路に対してシリーズに接続された第2の電界効果トランジスタ段と、

上記第3の信号端子と第4の信号端子とを連絡する第3 の信号経路に対してシリーズに接続された第3の電界効果トランジスタ段と、

上記第4の信号端子と上記第1の信号端子とを連絡する 第4の信号経路に対してシリーズに接続された第4の電 界効果トランジスタ段と、

上記第1の信号端子と基準電位との間に接続された第5 の電界効果トランジスタ段と、

上記第3の信号端子と上記基準電位との間に接続された 第6の電界効果トランジスタ段と、

第1の制御電圧を上記第1及び第3の電界効果トランジ スタ段の制御端子に印加する第1の制御線と、

上記第1の制御電圧に対して相補的な制御電圧を上記第2及び第4の電界効果トランジスタ段の制御端子に印加する第2の制御線と、

第2の制御電圧を上記第5の電界効果トランジスタ段の 制御端子に印加する第3の制御線と、

上記第2の制御電圧に対して相補的な制御電圧を上記第6の電界効果トランジスタ段の制御端子に印加する第4の制御線とを具えることを特徴とするスイツチ半導体集積回路。

【請求項2】上記第5及び第6の電界効果トランジスタ 段と上記電源線とはそれぞれ、第1及び第2の容量によ 30 つて上記電源線に対して直流的に分離されていることを 特徴とする請求項1に記載のスイツチ半導体集積回路。

【請求項3】上記第1及び第3の電界効果トランジスタ段の制御端子と上記第1の制御線との間、及び上記第2及び第4の電界効果トランジスタ段の制御端子と上記第2の制御線との間にはそれぞれ高インピーダンス素子が接続されていることを特徴とする請求項1に記載のスイッチ半導体集積回路。

【請求項4】上記電界効果トランジスタ段は、複数の電界効果トランジスタを直列接続してなる直列回路である 40 ことを特徴とする請求項1に記載のスイツチ半導体集積 回路

【請求項5】上記電界効果トランジスタ段を構成する電 界効果トランジスタはそれぞれ、マルチゲート電界効果 トランジスタであることを特徴とする請求項1に記載の スイツチ半導体集積回路。

【請求項6】上記電界効果トランジスタ段を構成する電 界効果トランジスタはそれぞれ、ガリウムヒ素接合型電 界効果トランジスタであることを特徴とする請求項1に 記載のスイツチ半導体集積回路。 【請求項7】第1の信号端子と第2の信号端子とを連絡する第1の信号経路に対してシリーズに接続された第1の電界効果トランジスタ段と、上記第2の信号端子と第3の信号端子とを連絡する第2の信号経路に対してシリーズに接続された第2の電界効果トランジスタ段と、上

2

一スに接続された第2の電子効果トランシスタほと、上 記第3の信号端子と第4の信号端子とを連絡する第3の 信号経路に対してシリーズに接続された第3の電界効果 トランジスタ段と、上記第4の信号端子と上記第1の信 号端子とを連絡する第4の信号経路に対してシリーズに

10 接続された第4の電界効果トランジスタ段と、上記第1 の信号端子と基準電位との間に接続された第5の電界効果トランジスタ段と、上記第3の信号端子と上記基準電位との間に接続された第6の電界効果トランジスタ段

と、第1の制御電圧を上記第1及び第3の電界効果トランジスタ段の制御端子に印加する第1の制御線と、上記第1の制御電圧に対して相補的な制御電圧を上記第2及び第4の電界効果トランジスタ段の制御端子に印加する第2の制御線と、第2の制御電圧を上記第5の電界効果トランジスタ段の制御端子に印加する第3の制御線と、

上記第2の制御電圧に対して相補的な制御電圧を上記第6の電界効果トランジスタ段の制御端子に印加する第4の制御線とを有するスイツテ半導体集積回路と、

上記第1及び第3の信号端子に電気的に接続された第1 及び第2のアンテナと、

上記第2の信号端子に接続され、上記第1又は第2のアンテナにおいて受信された高周波信号を入力する受信部と、

上記第4の信号端子に接続され、高周波信号を上記第1 又は第2のアンテナに出力する送信部とを具えることを 特徴とする通信端末装置。

【発明の詳細な説明】

[0001]

【目次】以下の順序で本発明を説明する。

発明の属する技術分野

従来の技術

発明が解決しようとする課題

課題を解決するための手段

発明の実施の形態

- (1) 基本回路構成
- (2) 実装回路例
 - (3)他の実施例

発明の効果

[0002]

【発明の属する技術分野】本発明はスイツチ半導体集積 回路及び通信端末装置に関する。特に低挿入損失かつ高 アイソレーションが要求される2入力2出力型のスイツ チ回路及びこれを用いた通信端末装置に好適なものであ る。

[0003]

50 【従来の技術】今日、自動車電話や携帯電話等を始めと

する移動体通信ビジネスの発展はめざましく、これに伴い都市部における通信回線の不足が深刻化しつつある。 また昨今では世界各国において様々な移動体通信システムの連用が開始され始めているが、これら移動体通信システムの多くには従来のアナログ通信方式に替えてディジタル通信方式の採用が進められており、また通信帯域としても現システムよりも同波帯域の高い準マイクロ波帯域の採用が進められている。

3

【0004】一方、これら準マイクロ波を通信帯域として使用する移動体通信システムでは、多くの携帯端末の 10 信号処理部に半導体電界効果トランジスタ(FET)の使用が進められている。特に携帯性が重要視される携帯端末の場合、小型化と、低電圧駆動化と、低消費電力化とを同時に実現できる半導体集積回路素子としてGaAs・FETを使用したモノリシツク・マイクロウエーブIC(以下、MMIC(Monolithic Microwave IC)という)が盛んに開発されている。中でも携帯端末内で高周波信号を切り替える高周波スイツチの開発がマイクロ波信号処理デバイスのうちで最も開発が急がれるデバイスの1つとなつてきている。 20

【0005】さてFETをスイツテングデバイスとして 使用するには、そのゲート端子に印加するバイアス電圧 を制御する必要がある。例えばゲート端子にピンチオフ 電圧より十分高いゲートバイアスを印加してドレインー ソース間を低インピーダンス化することによりFETを オン状態に制御し、逆にゲート端子にピンチオフ電圧よ り十分低いゲートバイアスを印加してドレインーソース 間を高インピーダンス化することによりFETをオフ状 態に制御するといつた具合である。

【0006】さて現在市販されている $GaAs \cdot FET$ をスイツチ用FETとして使用する場合、その等価回路はオン状態のときドレインーソース間を抵抗成分Ronと近似でき、オフ状態のときドレインーソース間を容量成分Ronと近似することができる。因にRonとの抵抗値及び容量値はそれぞれ、Ronとの単位ゲート幅Ron 当たり数 Ron 及び数百 Ron 程度である。例えばオン抵抗Ron 2 Ron 、容量成分Ron 200 Ron となる。

【0007】さて上述の特性を有するゲート幅W が 1 (mm) 程度のFETを用いてFETスイツチを構成すると、2 [GHz] の信号帯域に対するオン状態での損失は 0.2 [dB] 程度となり、オフ状態でのドレインーソース間のアイソレーションは10 [dB] 以下となる。これらの値からFETを単独で用いる場合、挿入損失は小さくて済むがアイソレーションは余り高くできないことが分かる。このため準マイクロ波帯以上の周波数では、信号経路に対してシリーズの位置とシャントの位置とのそれぞれにFETを接続してスイツチ回路を構成することにより高アイソレーションと低挿入損失を両立させる方法が採られている。

【0008】このスイツチ回路の例としては、信号経路に対してシリーズFET1個とシャントFET1個とを組合わせてなるSPDT (Single Pole Dual Ihrow)スイツチがある。因にこの構成のスイツチ回路の場合、1.9 [GHz] における挿入損失特性として0.55 [68] ~0.94 [68] を実現でき、またアイソレーション特性として23~31 [68] を実現できる。このように高アイソレーションが得られるのは、オフ状態のシリーズFETより容量成分Coil を介して漏れてくるRF信号をオン状態にあるシャントFETがGNDに引き込むことができる

4

【0009】なお前述したようにシリーズFETのみで高アイソレーションを実現しようとするとFETのゲート幅を小さくする必要があるが、このようにするとFETのオン抵抗Ronが増加するため反対に挿入損失が悪化するのを避けらず両立は難しい。またシヤントFETのみでスイツチ回路を構成することも考えられるが、このようにすると低周波域のアイソレーションが十分でなくなる問題がある。

[0010]

ためである。

【発明が解決しようとする課題】このように低挿入損失と高アイソレーションとを両立できるSPDTスイツテ回路が現在実用化されているが、携帯端末は歩行中に用いられるだけでなく、自動車内等で用いられることも多い。このように高速で移動する車両内で使用する場合、携帯端末に付属しているアンテナだけでは十分な感度を得ることができないため多くの場合には車外に取り付けられた外部アンテナが併用されている。

【0011】この場合、TDMA(Time Division Multipule Access)通信方式を用いるデイジタル携帯端末では、付属アンテナと外部アンテナとの切り替え及び携帯端末に内蔵されている送信部と受信部との切り替えにDPDT(Dual Pole DualThrow)スイツチを用いることが多い。

【0012】このDPDTスイツチを用いた携帯端末のRF信号処理プロツクの構成例を図7に示す。因にDPDTスイツチは前述したSPDTスイツチSW1及びSW2の2つで構成されており、2つのスイツチSW1及びSW2のうちアンテナ側に位置するSPDTスイツチSW1の2出力端は第1及び第2のアンテナ1及び2に接続され、RF信号処理回路側に位置するSPDTスイツチSW2の2出力端には送信部3及び受信部4がそれぞれ接続されるようになされている。

【0013】ところがこのように2つのSPDTスイツチを用いてDPDTスイツチを構成すると、挿入損失がSPDTスイツチを単独で使用する場合に比して2倍になる問題があり、この挿入損失のためにRF信号出力用のパワーアンプの出力損失が大きくなるおそれがある。このため損失分を補償できるだけの出力をパワーアンプから余分に出力させる必要があつた。因に携帯端末では

長時間の使用に耐えるために内部デバイスの消費電力を 抑えることが重要となるが、一般に携帯端末内における 消費電力の大部分をパワーアンブが占めている。

【0014】従つて前述したSPDTスイツチの低挿入 損失化は非常に重要な課題である。例えば 1.5 [d8] の 損失を 0.5 [d8] に抑えることができれば、それだけで パワーアンプの出力を約20 [%] も節約することができ る。このように携帯端末の使用時間を延長させるために はスイツチ回路の低挿入損失化を避けることはできな い。この課題を解決するスイツチ回路として、図8に示 10 すリング型のDPDTスイツチを用いる方法が考えられる。

【0015】この構成のDPDTスイツチを用いると、第1及び第2のアンテナ1及び2に接続される入出力端子RF1及びRF3と、送信部3及び受信部4に接続される入出力端子RF2及びRF4との間に接続されるシリーズFETの数を常に1つにできるため図9に示すように挿入損失を低下させることができる。しかもこれら4つの入出力端子RF1~RF4にはシヤントFET15~FET18がそれぞれ接続されているため十分なアイソレーション特性も期待できる。

【0016】しかしながらこの構成を採用するには、各シャントFETのゲートに印加する制御電圧を独立に制御するためだけに4系統の制御端子が必要となり、シリーズFETのバイアス制御用も含めると最大8系統の制御端子が必要になるおそれがあった。このためICパツケージ全体で見るとピン数の増加及びパツケージサイズの大型化につながる等の問題があり、装置の小型化が要求される携帯端末には不適当であった。

【0017】本発明は以上の点を考慮してなされたもの 30 で、従来に比して構成及び制御系統が小型化又は簡略化でき、かつ低挿入損失特性と高アイソレーション特性とを両立することができるスイツチ半導体集積回路を提案しようとするものである。またこのようなスイツチ半導体集積回路を用いた通信端末装置を提案しようとするものである。

[0018]

【課題を解決するための手段】かかる課題を解決するため本発明のスイツテ半導体集積回路においては、リング形状に配置される第1~第4の信号経路のうち、第1及40 び第4の信号経路の接続中点に当たる第1の信号端子と、第2及び第3の信号経路の接続中点に当たる第3の信号端子とのそれぞれに各信号線路に対してシヤントの位置関係にある第5及び第6の電界効果トランジスタ段を接続するようにする。また第1~第4の信号経路のうち互いに向かい合う信号経路にシリーズに接続された電界効果トランジスタ段に同じ制御電圧を与えるものとし、このとき隣合う信号線路に互いに相補的な制御電圧を印加するようにする。例えば第1の信号経路をオン状態に制御する場合、第1、第3及び第6の電界効果トラ50

ンジスタ段を第1の制御電圧及び第2の制御電圧に対し て相補的な制御電圧によってオン状態とし、第2、第 4、第5の電界効果トランジスタ段を第1の制御電圧に 対して相補的な制御電圧及び第2の制御電圧によつてオ フ状態とする。また第2の信号経路をオン状態に制御す る場合、第2、第4及び第5の電界効果トランジスタ段 を第1の制御電圧に対して相補的な制御電圧及び第2の 制御電圧によってオン状態とし、第1、第3、第6の電 界効果トランジスタ段を第1の制御電圧及び第2の制御 電圧に対して相補的な制御電圧によってオフ状態とす る。同様に第3の信号経路をオン状態に制御する場合、 第1、第3及び第5の電界効果トランジスタ段を第1及 び第2の制御電圧によってオン状態とし、第2、第4、 第6の電界効果トランジスタ段をそれぞれ第1及び第2 の制御電圧に対して相補的な制御電圧によってオフ状態 とする。同様に第4の信号経路をオン状態に制御する場 合、第2、第4及び第6の電界効果トランジスタ段をそ れぞれ第1及び第2の制御電圧に対して相補的な制御電 圧によつてオン状態とし、第1、第3、第5の電界効果 トランジスタ段をそれぞれ第1及び第2の制御電圧によ つてオフ状態とする。

6 .

[0019]

【実施例】以下図面について、本発明の一実施例を詳述 する。

【0020】(1)基本回路構成

この実施例では本発明に係るスイツチ回路を用いた装置例として通信端末装置について説明する。因にこの実施例における通信端末装置は通信帯域として準マイクロ波帯を用いるものとし、通信方式としてTDMA方式を用いるものとする。図1にTDMA方式で通信を行う通信端末装置のうちRF信号処理部分を示す。通信端末装置11は信号線路がリング形状に形成されてなるDPDTスイツチ12をアンテナスイツチとして有し、当該DPDTスイツチ12によつて2つのアンテナ1及び2と送信部3及び受信部4との接続を切り換えるようになされている。

【0021】ここでDPDTスイツチ12を構成するスイツチの数は、アンテナ1が接続される入出力端子RF1と送信部3が接続される入出力端子RF4との間を連絡する信号線路上に1つ、アンテナ1が接続される入出力端子RF2との間を連絡する信号線路上に1つ、アンテナ2が接続される入出力端子RF3と送信部3の接続される入出力端子RF3と送信部3の接続される入出力端子RF4との間を連絡する信号線路上に1つ、アンテナ2が接続される入出力端子RF3と受信部4の接続される入出力端子RF3と受信部4の接続される入出力端子RF3と受信部4の接続される入出力端子RF2との間を連絡する信号線路上に1つの計4つであり、RF信号はどの経路を通過する場合にも1個のスイツチしか通過しなくて済むため挿入損失が小さく済むようになされている。

50 【0022】続いてDPDTスイツチ12の具体的な回

路構成を図2に示す。なお各FETはいずれもシングル ゲートGaAs・JFETであるものとする。DPDT スイツチ12はリング状に配置された4つの信号線路の それぞれに1つ接続された4つのシリーズFET11~ 14と、対角位置に配置された2つのシャントFET1 5及び16とによって構成されている。このDPDTス イツチ12の特徴は図8に示すような同型のDPDTス イツテに比してシャントFETの数が半分の2個で良い 点及び2組の相補的な制御バイアスによつてシリーズF ET及びシャントFETをオン又はオフ制御できる点で 10 ある。

【0023】このため本発明に係るDPDTスイツチ1 2は、4つのシリーズFET11~FET14のうち互 いに対向する位置にある一対のFET11及びFET1 3のゲートとFET12及びFET14のゲートに相補 的な制御バイアス電圧CTL1及びI(Inverse)CT L1を印加している。また2つのシヤントFET15及 びFET16のゲートに相補的な制御バイアス電圧CT L2及びI (Inverse) CTL2を印加している。

【0024】以上の構成において、通信端末装置の送受 信動作を説明する。因にこの実施例に示すDPDTスイ ツテ12はTDMA方式において送信動作と受信動作が 同時に実行されないことを利用して制御バイアス電圧C TL1及びCTL2を切り替え制御している。これら制 御バイアス電圧CTL1及びCTL2に基づくDPDT スイツチ回路の動作状態を図3に示す。

【0025】まず入出力端子RF1-RF2間をオン状 態として第1のアンテナ1からRF信号を受信する場合 について述べる。このとき第1の制御バイアス電圧CT L1を「H」レベルに立ち上げる一方、これと対をなす 30 制御バイアス電圧I (Inverse) CTL1を「L」レベ ルに立ち下げる。またこのとき第2の制御バイアス電圧 CTL2を「L」レベルに立ち上げる一方、これと対を なす制御バイアス電圧 I (Inverse) CTL2を「H」 レベルに立ち下げる。

【0026】このときシリーズFET11がオン、シリ ーズFET12、シリーズFET14及びシリーズFE T15がオフとなり、アンテナ1と受信部4とを結ぶ信 号経路RF1-RF2間が低挿入損失になる。これによ り通信端末装置11はアンテナ1で受信されたRF信号 40 を挿入損失の低下した信号経路RF1-RF2を介して 受信部4に与えることができる。

【0.027】因に第2のアンテナ2で受信されたRF信 号は、信号経路RF2-RF3間に挿入されているシリ ーズFET12がオフ状態であり、かつシヤントFET 16がオン状態にあるのでシャントFET16を介して グランドに引き込まれ、受信部4へは伝わらないように なされている。このように信号経路RF2-RF3間の アイソレーションは十分である。 なお信号経路RF4-RF1間についてはオフ状態のシリーズFET14が接 50 リーズFET及び入出力端子RF1及びRF3に接続さ

続されているだけであり、オン状態のシャントFETは 存在しない。従つてこのままでは信号経路RF4-RF 1について十分なアイソレーションが得られないと考え ・られる。

8 .

【0028】ところが前述したようにDPDTスイツテ 12の場合、TDMA方式の特性を利用して信号線路R F4-RF3に挿入されたシリーズFET13がオン状 態になつている。従つてこのシリーズFET13を介し て信号線路RF1-RF4間にあるオフ状態のシリーズ FET14にオン状態のシャントFET16が接続され た状態と等価になり、十分なアイソレーションを実現す ることができる。図4にこのDPDTスイツチ12の挿 入損失及びアイソレーション特性を示す。この図4より 実施例に示すDPDTスイツテ12はシャントFETの 数が図8に示す従来型のDPDTスイツチの半分でるに も係わらず同等の特性が得られることが分かる。因に図 4はシリーズFETのゲート幅を 0.8 [mm] とし、シヤ ントFETのゲート幅を0.15 [mm] としたときに得られ る特性である。

【0029】同様に、信号線路RF2-RF3間をオン 状態にして第2のアンテナ2で受信された電波を受信部 4で受信したい場合には、第1の制御バイアス電圧CT L1を「L」レベルに立ち下げる一方、これと対をなす 制御バイアス電圧 I (Inverse) CTL1を「H」レベ ルに立ち上げる。またこのとき第2の制御バイアス電圧 CTL2を「H」レベルに立ち上げる一方、これと対を なす制御パイアス電圧 I (Inverse) CTL2を「L」 レベルに立ち下げれば良い。このようにすれば第2のア ンテナ2で受信された電波を感度良く受信することがで きる。なお信号線路RF3-RF4間をオン状態にする 又は信号線路RF4-RF1間をオン状態にする送信時 の動作も同様である。

【0030】以上の構成によれば、TDMA通信方式に 着目して、互いに向かい合う2組のシリーズFET11 及びFET13と、シリーズFET12及びFET14 とにそれぞれ同じ制御バイアス電圧を印加することと し、その際、互いに隣接する組のシリーズFETにはそ のゲートに印加される制御バイアス電圧を相補的に制御 し、またシャントFETをそれぞれ相補的な制御バイア ス電圧で制御するようにしたことにより、低挿入損失と 髙アイソレーションとを同時に実現できる小型DPDT スイツチ12を実現することができる。また4系統の制 御線と2組の相補的な制御バイアス電圧といつた最小の 構成でDPDTスイツチをスイツチング制御できるた め、従来に比してICパツケージが小型かつ端子数の少 ないDPDTスイツチを実現することができる。

【0031】(2) 実装回路例

続いて図5に、各信号線路RF1-RF2、RF2-R F3、RF3-RF4、RF4-RF1に接続されるシ 0

れるシャントFETをそれぞれ3段構成とした場合の実施例を説明する。この図5に示すDPDTスイツテの基本構成は図2に示すDPDTスイツテの構成と同じであり、各信号線路に接続されるFETの段数を除いて同様の構成を有している。なおこの実施例の場合、各FETのゲートにはバイアス供給用に高インピーダンス案子である抵抗R1を接続している。

【0032】さてこの図5に示すDPDTスイツチ22について得られる挿入損失とアイソレーション特性を図6に示す。なお図6はシリーズFET11A~11C、FET12A~12C、FET13A~13C、FET14A~14Cとしてそのゲート幅が図2で説明したFETのゲート幅に対して3倍の2.4 [mm]のものを用い、シヤントFET15A~15C、FET16A~16Cとしてそのゲート幅が図2で説明したFETのゲート幅に対して約5倍の0.8 [mm]のものを用いるものとする。

【0033】そしてDPDTスイツチを小型プラスチツクモールドパッケージに実装した際に得られる挿入損失とアイソレーション特性との測定結果を表したのが図6である。図6より2【GHz】帯における挿入損失が0.6【dB】以下と低く、アイソレーション特性が25【dB】以上と高いことが分かる。このようにTDMA通信方式に着目し、最小限のFETの構成と制御方法でDPDTスイツチ回路を形成してシャントFETの個数を減らしたことにより、コストの削減と制御端子の減少とを同時に実現できるスイツチ半導体集積回路を実現できる。かくしてICパツケージの小さいスイツチ半導体集積回路を得ることができる。

【0034】(3)他の実施例

なお上述の実施例においては、FETとしてシングルゲートFETを用いる場合について述べたが、本発明はこれに限らず、マルチゲートFETを用いる場合にも適用し得る。また上述の実施例においては、FETとして接合型FETを用いる場合について述べたが、本発明はこれに限らず、他の構造のFETを用いる場合に広く適用し得る。

【0035】さらに上述の実施例においては、シヤント FETのドレイン又はソースをグランドに直接接続する 場合について述べたが、本発明はこれに限らず、シヤン 40 トFETのドレイン又はソースとグランド間に直流分を カツトする容量を設ける場合にも適用し得る。このよう に直流分をカツトする容量を用いれば、シヤントFET のドレイン又はソースに印加されるバイアス電圧を任意 の値に設定することができる。

【0036】例えばドレイン又はソースを適当な正の電圧に設定することができれば、各FETのゲートに印加する制御バイアス電圧CTL1及びCTL2を正電圧の

みとしてもソース及びドレインに対するゲート電位を相 対的に負電位に設定することもでき、全体として正電源 だけでスイツチング動作させることができるDPDTス

イツチを実現することができる。

10

【0037】また上述の実施例においては、ICパツケージとしてプラスチツクパツケージを用いる場合について述べたが、本発明はこれに限らず、他の材質のパツケージを用いても良い。さらに上述の実施例においては、本発明に係るDPDTスイツチを実装する装置例として通信端末装置について述べたが、本発明はこれに限らず、他の電子機器に実装する場合にも広く適用し得る。【00381

【発明の効果】上述のように本発明によれば、リング状に配置される4つの信号経路に4つの種界効果トランジスタ段をシリーズに接続すると共に、2つの信号線路を挟んだ対向する位置に信号線路に対してシヤントの位置となる2つの電界効果トランジスタ段を接続して高周波用のスインテを構成し、これら4つの信号線路のうち対向する位置の信号線路に対して同じ制御電圧を印加し、かつ隣合う信号線路に対して互いに相補的な制御電圧を印加することにより、信号線路に対してシヤントの位置に接続される電界効果トランジスタ段の数及びスイツチの制御に必要な制御線の数を従来に比して削減することができる回路規模の小さいスイツチ半導体集積回路を実現できる。

【図面の簡単な説明】

【図1】本発明に係るスイツテ半導体集積回路を実装した装置例の説明に供する略線図である。

【図2】DPDTスイツテの基本構成を示す接続図である。

【図3】図2に示すDPDTスイツチの動作説明に供する図表である。

【図4】図2に示すDPDTスイツチの挿入損失及びアイソレーション特性を示す特性曲線図である。

【図5】実装時に用いられるDPDTスイツチの回路例を示す接続図である。

【図6】図5に示すDPDTスイツチの挿入損失及びアイソレーション特性を示す特性曲線図である。

【図7】SPDTスイツチを2個用いた2アンテナ式の 携帯端末の信号処理部を示す接続図である。

【図8】シャントFETを4個用いる従来型のDPDTスイツチの構成を示す接続図である。

【図9】図8に示すDPDTスイツチの挿入損失及びアイソレーション特性を示す特性曲線図である。

【符号の説明】

1、2……アンテナ、3……送信部、4……受信部、1
1……通信端末装置、12、22……DPDTスイツチ。

【図1】




図1 リング型DPDTスイツチ回路を 用いた2アンテナ式の携帯端末のRF部

【図2】




図2 シヤントFETを4個備えた本発明による リング型DPDTスイツチ回路

[図3]

11

ON Port	CTL1	CTLI	CTL2	CTL2
RF1-RF2	High	Low	Low	High
RF2-RF3	Low	High	High	Low
RF3-RF4	High	Low	High	Low
RF4-RF1	Law	High	Low	High

図3 図2のDPDTスイツチ回路の動作真理表

[图5]




図5 GaAs・JFETを3段接続に 構成したDPDTスイツチ回路

(図4)




図4 DPDTスイッチ回路(図2)の 挿入損失及びアイソレーション特性 (RF1-RF4間)

【図7】




図7 SPDTスイツチを2個を用いた 2アンテナ式の携帯端末

【図6】




図6 DPDTスイッチ回路(図5)の 挿入損失及びアイソレーション特性

【図9】




図9 従来のスイツチ回路(図8)の 挿入損失及びアイソレーション特性

[図8]




図8 シヤントFETを4個備えた リング型DPDTスイツチ回路